M4_Laporan Akhir 1 ~ Fauzan Wafi

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

PERCOBAAN I
SHIFT REGISTER
1. Jurnal [Kembali]

Gambar 1. jurnal percobaan 1

2. Alat dan Bahan [Kembali]

Percobaan pada praktikum ini dilakukan pada software proteus sehingga, alat dan bahan yang digunakan, yaitu :

2.1 IC 74111

Gambar 2. IC 74111 secara real (kiri) dan pada software proteus (kanan)

Tabel 1. Tabel kebenaran

2.2 Switch SW-SPDT

Gambar 3. SW-SPDT

2.3 Power Supply

Gambar 4. Power supply pada software proteus (kiri) dan secara real (kanan)

2.4 Ground

Gambar 5. Ground

2.5 Generator clock

Gambar 6. Generator clock

2.6 Gerbang AND

Gambar 7. Gerbang AND

2.7 Logicprobe

Gambar 8. Logicprobe

2.8 Inverter (NOT)

Gambar 9. NOT

3. Rangkaian Simulasi [Kembali]

Gambar 10. Rangkaian percobaan

4. Prinsip Kerja Rangkaian [Kembali]

Pada percobaan 1 ini dilakukan simulasi sebuah rangkaian shift register, dimana pada rangkaian tersebut terdiri dari 4 JK-flipflop dengan 4 logicprobe sebagai penanda outnya. Pada percobaan 1, dilakukan pengamatan terhadap 4 jenis shift register yang terjadi jika input nya divariasikan seperti yang tertera pada jurnal. Berikut cara kerja dari ke-4 jenis shift register tersebut.

a. SISO (Serial In Serial Out)

Ketika switch B3 sampai B6 diatur ke logikan 1 (kondisi mati), B0 dan B2 dihidupkan sehingga clock dapat memberikan trigger yang nanti nya akan mempengaruhi output, selanjutnya switch B1 adalah don’t care yang berfungsi untuk mengatur data yang masuk. Jadi sesuai dengan namanya, data akan masuk ke dalam rangkaian JK-flipflop secara seri atau satu-persatu ke flipflop berikutnya, atau bisa disebut dengan pergeseran. Hingga, data terkirim ke semuanya melalui flip flop yang terakhir.

b. SIPO (Serial In dan Paralel Out)

Ketika switch B3-B6 dalam kondisi off, B1 diatur menjadi don’t care, B0 dalam kondisi off, kemudan B2 adalah clock. Maka akan diperoleh bahwa, data akan masuk secara seri atau bergeser dari satu flipflop ke flipflop lain. Namun, data akan langsung terkirim ketika keluar dari masing-masing flipflop tersebut, hingga melwati flipflop terakhir dan data langsung terkirim semuanya.

c. PISO (Paralel In Serial Out)

Pengaturan input akan terjadi pada switch B3 – B6 yang dijadikan don’t care, selanjutnya B1 dioffkan, serta B0 dan B2 diberi logika 1. Sehingga, data akan masuk secara paralel pada masing-masing flipflop. Kemudian ketika clock diaktifkan, data akan bergeser dari satu flipflop ke flipflop lain hingga data terkirim ketika melewati flipflop terakhir.

d. PIPO (Paralel In Paralel Out)

Pada rangkaian PIPO, pengaturan input juga akan terjadi pada switch B3-B6 yang diatur don’t care, switch B1 dan B2 akan diberi logika 0, dan B0 diberi logika 1. Pada PIPO data akan masuk secara serentak (paralel). Kemudian pada saat sinyal trigger selanjutnya, data akan keluar secara serentak juga.

5. Video Rangkaian [Kembali]