Gambar 1. jurnal percobaan 2a
Gambar 2. jurnal percobaan 2b
2. Alat dan Bahan
[Kembali]
Gambar 2. modul D'lorenzo
- Panel DL 2203D
- Panel DL 2203C
- Panel DL 2203S
Gambar 3. Jumper
4. Jumper
5. IC 74LS90
Gambar 4. IC 74LS90
6. IC 7493
Gambar 5. IC 7493
7. Switch
Gambar 6. switch
8. Power DC
Gambar 7. switch
9. Logicprobe
Gambar 8. Logicprobe
3. Rangkaian Simulasi [Kembali]
Gambar 10. Rangkaian percobaan 2a pada proteus
Gambar 11. Rangkaian percobaan 2b pada proteus
Gambar 12. Rangkaian percobaan 2 pada modul d'lorenzo
4. Prinsip Kerja Rangkaian
[Kembali]
Rangkaian percobaan 2 adalah rangkaian asynchronous binary counter, dimana pada percobaan ini menggunakan 2 buah IC, yaitu IC 74LS90 dan IC 7493. Dimana untuk IC 74LS90 merupakan counter decimal dari 0 à 9, dan IC 7493 merupakan counter hexadecimal dari 0 à F. Pada masing-masing percobaan terdapat 4 buah kaki output, yaitu Q0/QA (LSB), Q1/QB, Q2/QC, Q3/QD (MSB) untuk menampilkan data biner yang dihasilkan.
Pada rangkaian IC, kaki CKA akan mengasilkan output Q0 pada IC 74LS90 dan QA pada IC 7493, dan kaki CKB akan menghasilkan output Q1/QB, Q2/QC, Q3/QD.
1. Percobaan 2a
Pada percobaan 2a, kaki CKA dan CKB di kedua IC terhubung menjadi 1 kesatuan dengan sumber sinyal pulsa.
2. Percobaan 2b
Pada percobaan 2b, kaki CKB pada IC 74LS90 merupakan hasil feedback dari output Q0 nya, dan kaki CKA pada IC 74LS90 dengan CKA dan CKB pada IC 7493 terhubung menjadi 1 kesatuan.
Sesuai dengan prinsip asynchronous counter, yaitu Saat CLK berubah, setiap flip-flop memeriksa status flip-flop sebelumnya dalam urutan dan memutuskan apakah harus berubah atau tidak. Misalnya, jika CLK berubah dari tinggi ke rendah, flip-flop pertama dalam urutan akan memeriksa statusnya. Jika flip-flop pertama saat ini dalam keadaan rendah, itu akan berubah menjadi tinggi. Perubahan ini akan mempengaruhi flip-flop kedua, yang kemudian memutuskan apakah harus berubah atau tidak, dan seterusnya hingga flip-flop terakhir dalam urutan.
Video 1. Simulasi rangkaian percobaan
6. Analisa
[Kembali]
Soal : kenapa hasil counter pada percobaan 2 tidak berurutas ? jelaskan !
ketidak beraturan hasil counter pada percobaan 2 terjadi karena pengaruh input dari sinyal clocknya. CKA akan mempengaruhi output dari Q0, dan CKB akan mempengaruhi Q1, Q2, Q3. Sehingga ketika nilai Q0 dan Q1, Q2, Q3 digabung menjadi 4 bit akan menghasilkan hasil counter yang tidak beraturan.
Datasheet IC 74LS90 
0 komentar:
Posting Komentar