NIM : 2110951004

.

Kamis, 08 Juni 2023

M3_TP 2_Percobaan 3 Kondisi 3




1. Kondisi
[Kembali]
Buatlah rangkaian seperti gambar percobaan 3.b, ubah gerbang logika menjadi gerbang logika NOR

2. Gambar Rangkaian Simulasi [Kembali]
(Gambar 1. Rangkaian percobaan 3b)

3. Video Simulasi [Kembali]
(Video 1. Penjelasan rangkaian percobaan 3)

4. Prinsip Kerja [Kembali]

Dalam rangkaian ini menggunakan dua buah IC yang dapat digunakan sebagai counter up atau counter down, yaitu 

IC 74192 untuk perhitungan hexadecimal

IC 74193 untuk perhitungan decimal

Pada rangkain synchronous binary counter antara masing-masing flip-flop tidak saling mempengaruhi. Berbeda dengan asynchronous, pada synchronous output dari Q tidak akan menjadi input bagi rangkaian flip-flop selanjutnya. Hal ini karena clock yang dipasang pada rangkaian adalah secara paralel.

Pada rangkiaan ini gerbang logika sebagai pemberi nilai untuk nilai sinyal clock pada kaki counter (UP dan DN), jika sinyal clock aktif untuk kaki UP maka rangkaian akan bersifat counter up, dan jika sinyal clock aktif untuk kaki DN maka rangkian akan bersifat counter down. Namun, apabila aktif keduanya maka, tidak akan terjadi counter pada rangkian.

Seperti terlihat pada rangkaian, ketika S4 dan S5aktif dan saklar tersebut langsung menghasilkan output pada Q0 dan Q2 tanpa mempengaruhi output sesudahnya.


5. Link Download [Kembali]
File HTML 
Share:

0 komentar:

Posting Komentar

Blogger news

Blogger templates